1樓：白果老師
電路符號中脈衝cp處的「三角符號＋ο」表示下降沿觸發或後沿觸發；只有「三角符號」表示上公升沿觸發或前沿觸發。
觸發器是乙個概念，外文名bistablemultivibrator，指的是數位電路領域術語。在實際的數字系統中往往包含大量的儲存單元，而且經常要求他們在同一時刻同步動作，為達到這個目的，在每個儲存單元電路上引入乙個時鐘脈衝（clk）作為控制訊號，只有當clk到來時電路才被「觸發」兆唯而動作，並根據輸入訊號改變輸出狀態。把這種在時鐘訊號觸發時才能動作的儲存單元電路稱為觸發器，以區別沒有時鐘訊號控制的鎖存器。
觸發器與鎖存器的關係：
觸發器的電路圖由邏輯閘組合而成，其結構均由r-s鎖存器派生而來（廣義的觸發器包括鎖存器）。觸發器可以處理輸入、輸出訊號和時脈頻率之間的相互影響。
在r-s鎖存器的前面加乙個由兩個與門和乙個非門構成的附加電路，則構成d觸發器。當時鍾脈衝cp為1時，讀入輸入端d的資料並傳至輸出端；當cp為0時，根據與門「只要有乙個輸入端為0則輸出為0」的特性，輸入端d的資料被與門遮蔽了，無法到達輸出端，不管輸入d怎樣變化，q端輸出值都保持不變，只有等到下乙個cp高電平到來時，才會把當前的d值送出。這樣就實現了延遲輸出即暫時儲存的功能。
從電路的動作可以看出，時鐘輸入端起到控制的作用，cp為1時，能觸發後面族肆培的鎖存器把d的值暫時鎖存起來，這也正是觸發器名詞中「觸發」的含義，這正是觸發器與鎖存器的聯絡與區別：觸雹液發器利用了鎖存器的儲存原理，但是加上了觸發功能，可以控制儲存的時間。<>
2樓：狂人千里
上公升沿觸發是當訊號有上公升沿時的開關動作，當電位由低變高而觸發輸出變化的就叫上公升沿觸發。也就是當測到的訊號電位是從低到高也就是上公升時就觸發，叫做上公升沿觸發。工作原理：
sd和rd接至基本rs觸物圓坦發器的輸入端，它們分別是預置腔衝悔羨和清零端，低電平有效。當sd=0且rd=1時，不論輸入端扮搭d為何種狀態。都會使q=1，q=0，即觸發器置1；當sd=1且rd=0時，觸發器的狀態為0，sd和rd通常又稱為直接置1和置0端。
我們設它們均已加入了高電平，不影響電路的工作。電路結構：該觸發器由6個與非門組成，其中g1和g2構成基本rs觸發器。
工作過程如下：cp=0時，與非門g3和g4封鎖，其輸罩桐出q3=q4=1，觸發器的狀態不變。同時，由於q3至q5和q4至q6的反饋訊號將這兩個門打廳前拿開，因此可接收輸入訊號。
邊沿觸發器是上公升沿還是下降沿
3樓：白果老師
邊沿觸發器就是上公升沿有效，如果小三角前面有個小圓圈就是取反的意思就又變成下降沿有效了。
主從jk觸發器工作原理：
1.主從jk觸發器的邏輯圖、邏輯符號圖和國標符號圖如下所示，在圖中，j端和k端為訊號輸入端，cp為磨老時鐘脈衝端（邏輯符號圖中cp一端標有小圓圈，表示脈衝下降沿有效）。
2.主從jk觸發器徹底解決了rs觸發器的約束問題，二者之間的不同之處在於：把s改為j，r改為k，同時又把q引回到h門的輸入端，把 引回到g門的輸入端。
這樣就避免了在輸入端出現全是1的不確定情況，從而解決了約束的問殲帆題。
邊沿jk觸發器工作原理：
1.邊沿jk觸發器在cp為0時處於一種穩態。此時，g3、g4被封鎖，不論j、k為何種狀態，q3、q4均為1，且g1、g2也被cp封鎖，因此該觸發器輸出的q、 狀態始終瞎改公升保持不變，處於一種穩定狀態。
2.邊沿jk觸發器在cp由0變為1時，並不發生翻轉，僅為接收輸入訊號做準備。
3.邊沿jk觸發器在cp由1變為0時發生翻轉，假設輸入訊號j=1、k=0，則q3=0、q4=1，g13和g23的輸出均為0。當cp 下降沿到來時，g22的輸出由1變0，則有q=1，使g13輸出為1，q=0，觸發器翻轉。
下降沿觸發與上公升沿觸發有什麼區別？
4樓：瘋狂小鳥
簡單塌洞點說，就是上公升沿觸發，就是雹喊由0變成1時觸發一定的動作，變成1後就無所謂源衫野了，僅僅是由0變成1時這個動作發生時觸發。
下降沿觸發，就是由1變成0時觸發一定的動作，變成0後就無所謂了，僅僅是由1變成0時這個動作發生時觸發。
望。。。
d觸發器是上公升沿還是下降沿
5樓：愛尚淘數碼
品牌型號：redmibookpro15
系統：windows 10
觸發方式一般由原觸發器的觸發方式決定。jk觸發器（如74ls107）是下降沿觸發的，通用型d觸發器晶元（74ls74）就是上公升沿觸發的。
d觸發器是乙個具有記憶功能的，具有兩個穩定狀態的資訊儲存器件，是構成多種時序電路的最基本邏輯單元，也是數字邏輯電路中一種重要的單元電路。因此，d觸發器在數字系統和計算機中有著廣泛的應用。觸發器具有兩個穩定狀態，即"0"和"1"，在一定的外界訊號作用下，可以從乙個穩定狀態翻轉到另乙個穩定狀態。
d觸發器有整合觸發器和閘電路組成的觸發器。觸發方式有電平觸發和邊沿觸發兩種，前者在cp(時鐘脈衝)=1時即可觸發，後者多在cp的前沿（正跳變0→1）觸發。d觸發器的次態取決於觸發前d端的狀態，即次態=d。
因此，它具有置0、置1兩種功能。對於邊沿d觸發器，由於在cp=1期間電路具有維持阻塞作用，所以在cp=1期間，d端的資料狀態變化，不會影響觸發器的輸出狀態。d觸發器應用很廣，可用做數碼訊號的寄存，移位寄存，分頻和波形發生器等等。
已知一下降沿觸發器的JK觸發器，其輸入波形如下，試畫出Q的波形圖
從波形圖可以看出 復位 r 置位 s 是高電平有效，觸發器是時鐘 clk 下降沿有效的同步觸發方式專，屬當 r 1，s 1 時，究竟是要觸發器置位還是復位？這樣的輸入邏輯是錯誤的，輸出狀態與具體器件的離散性有關，所以輸出不確定。正常電路不會出現這種輸入狀態。從波形圖可以看出bai 復位 r 置du位...
rs觸發器的r腳s腳分別和什麼相與
你是說電平觸發的sr觸發器？sr腳分別和clk相與，然後在分別接入sr鎖存器的s和r端啊 rs觸發器中的r和s分別代表什麼意思呢?r和s是r觸發器抄的兩個輸入端，r通常稱為置0端或復位端，s為置1端。基本rs觸發器的邏輯方程為 qn 1 s r qn約束方程 s r 1 r與s不能同時為0，至少有一...
sql觸發器怎麼獲取插入的記錄轉存到另資料庫的表裡
create trigger a1 a on dbo a1 for insert asinsert into b.dbo.b1 g,h,j select c as g,d as h,e as j from inserted 在a資料庫a1表，加上面的觸發器 只限於同一臺伺服器不通資料庫資料轉存 如果...