1樓：匿名使用者
選b，因為67<68。
c語言**如下：
#include
void main()
2樓：匿名使用者
答案是d了引號引起來的是不能這麼比的
英文字元「c「的ascii碼為1000011，「d「的ascii碼為1000100，則「c「與「d「之間的大小關係為________。
3樓：匿名使用者
d - c = 1000011 - 1000100 = 0000001 > 0000000所以是d > c或者化簡成十進位制c是1000011, 十進位制就是67d是1000100, 十進位制就是68簡單明瞭一看就是d大
4樓：匿名使用者
c 等於 64+2+1 = 67
d 等於 64+4 = 68共勉
c的ascii碼值為67,則h的ascii碼值為
5樓：
往後面推算。c為67，d為68.......那麼h為72
已知字母"d"的ascii碼是68d,則字元"g"的ascii碼
6樓：蹦迪小王子啊
g是71
已知字母「d」的ascii碼是68，則字元「g」的ascii碼是71。因為defg，g在d後面3為，所以g的為68+3=71
ascii是基於拉丁字母的一套電腦編碼系統，主要用於顯示現代英語和其他西歐語言。它是最通用的資訊交換標準，並等同於國際標準iso/iec 646。ascii第一次以規範標準的型別發表是在2023年，最後一次更新則是在2023年，到目前為止共定義了128個字元。
7樓：愛笑的柯南推理
多路選擇器和多路分配器是數字系統中常用的中規模積體電路。其基本功能是完成對多路資料的選擇與分配、在公共傳輸線上實現多路資料的分時傳送。此外，還可完成資料的並-串轉換、序列訊號產生等多種邏輯功能以及實現各種邏輯函式功能。
因而，屬於通用中規模積體電路。
一 . 多路選擇器
多路選擇器(multiplexer)又稱資料選擇器或多路開關，常用mux表示。它是一種多路輸入、 單路輸出的組合邏輯電路。
1.邏輯特性
(1) 邏輯功能：從多路輸入中選中某一路送至輸出端，輸出對輸入的選擇受選擇控制量控制。通常，對於一個具有2n路輸入和一路輸出的多路選擇器有n個選擇控制變數，控制變數的每種取值組合對應選中一路輸入送至輸出。
?(2) 構成思想: 多路選擇器的構成思想相當於一個單刀多擲開關，即
2.典型晶片
常見的msi多路選擇器有4路選擇器、8路選擇器和16路選擇器。
(1) 四路資料選擇器t580的管腳排列圖和邏輯符號
圖7.14(a)、(b)是型號為t580的雙4路選擇器的管腳排列圖和邏輯符號。該晶片中有兩個4路選擇器。
其中，d0～d3為資料輸入端；a1、a0為選擇控制端；w、w為互補輸出端。
圖7.14 t580的管腳排列圖和邏輯符號
(2) 四路資料選擇器t580的功能表
四路資料選擇器的功能表如表7.4所示。
表7.4 四路選擇器功能表
選擇控制輸入
a1 a0
數 據 輸 入
d0 d1 d2 d3
輸 出w
0 0
0 1
1 0
1 1
d0 d d d
d d1 d d
d d d2 d
d d d d3
d0d1
d2d3
(3) 四路資料選擇器t580的輸出函式表示式
由功能表可知,當a1a0=00時,w=d0；當a1a0 =01時,w=d1；當a1a0 =10時,w=d2；當a1a0 =11時,w=d3。即在a1a0的控制下,依次選中d0～d3端的資訊送至輸出端。其輸出表示式為
式中，mi為選擇變數a1、a0組成的最小項，di為i端的輸入資料，取值等於0或1。?
類似地，可以寫出2n路選擇器的輸出表示式
式中，mi為選擇控制變數an-1，an-2，…，a1，a0組成的最小項；di為2n路輸入中的第i路資料輸入，取值0或1。
?3．應用舉例
多路選擇器除完成對多路資料進行選擇的基本功能外，在邏輯設計中主要用來實現各種邏輯函式功能。
(1) 用具有n個選擇控制變數的多路選擇器實現n個變數函式
一般方法：將函式的n個變數依次連線到mux的n個選擇變數端，並將函式表示成最小項之和的形式。若函式表示式中包含最小項mi，則相應mux的di接1，否則di接0 。
例1 用多路選擇器實現如下邏輯函式的功能
??? f(a,b,c)=∑m(2,3,5,6)?
?解 由於給定函式為一個三變數函式故可採用8路資料選擇器實現其功能。?
? 因為8路資料選擇器的輸出表示式為
邏輯函式f的表示式為
比較上述兩個表示式可知：要使w=f，只需令a2=a,a1=b,a0=c且d0=d1=d4=d7=0，而d2=d3=d5=d6=1即可。據此可作出用8路選擇器實現給定函式的邏輯電路圖，如圖7.
15所示。
圖7.15 邏輯電路圖
上述方案給出了用具有n個選擇控制變數的多路選擇器實現n個變數函式的一般方法。
(2) 用具有n個選擇控制變數的多路選擇器實現n+1個變數的函式 一般方法:從函式的n+1個變數中任n個作為mux選擇控制變數,並根據所選定的選擇控制變數將函式變換成如下形式：
以確定各資料輸入di。假定剩餘變數為x，則di的取值只可能是0、1或x,x四者之一。
例2 假定採用4路資料選擇器實現邏輯函式
f(a,b,c)=∑m(2,3,5,6)?
?解 由於四路選擇器具有2個選擇控制變數，所以用來實現3變數函式功能時，應該首先從函式的3個變數中任選2個作為選擇控制變數，然後再確定選擇器的資料輸入。假定選a、b與選擇控制端a1、a0相連，則可將函式f的表示式表示成如下形式：
???顯然，要使4路選擇器的輸出w與函式f相等，只需d0=0、d1=1 、d2=c 、d3=c 。據此，可作出用4路選擇器實現給定函式功能的邏輯電路圖如圖7.
16所示。類似地，也可以選擇a、c或者b、c作為選擇控制變數，選擇控制變數不同，將使資料輸入不同。
圖7.16 邏輯電路圖
上述兩種方法表明：用具有n個選擇控制變數的mux實現n個變數的函式或n+1個變數的函式時，不需要任何輔助電路，可由mux直接實現。
?(3) 用具有n個選擇控制變數的多路選擇器實現n+1個以上變數的函式
當函式的變數數比mux的選擇控制變數數多兩個以上時，一般需要加適當的邏輯閘輔助實現 。在確定各資料輸入時，通常藉助卡諾圖。
?例3 用4路選擇器實現如下4變數邏輯函式的功能
?? ?f(a,b,c,d)=∑m(1,2,4,9, 10,11,12,14,15)?
?解 用4路選擇器實現該函式時，應從卡諾圖的4個變數中選出2個作為mux的選擇控制變數。原則上講，這種選擇是任意的，但選擇合適時可使設計簡化。
①選用變數a和b作為選擇控制變數
假定選用變數a和b作為選擇控制變數，首先作出函式的卡諾圖如圖7.17(a)所示。
圖7.17 例3 的兩種方案
a、b兩個選擇變數按其組合將原卡諾圖劃分為4個子卡諾圖--2變數卡諾圖(對應變數c和d)，如圖中虛線所示。各子卡諾圖所示的函式就是與其選擇控制變數對應的資料輸入函式di。求資料輸入函式時，函式化簡可以在卡諾圖上進行。
注意：由於一個資料輸入對應選擇控制變數的一種取值組合，因此，化簡只能在相應的子卡諾圖內進行，即不能越過圖中虛線。分別化簡圖7.
17(a)中的每個子卡諾圖，見圖中實線圈(標註這些圈對應的"與"項時應去掉選擇控制變數)，即可得到各資料輸入函式di分別為??；
；據此，可得到實現給定函式的邏輯電路圖如圖7.17(b)所示。除4路選擇器外，附加了4個邏輯閘。
?②選用變數b和c作為選擇控制變數
如果選用變數b和c作為選擇控制變數，則各資料輸入函式對應的子卡諾圖(對應變數a和d)如圖7.17(c)所示。經卡諾圖化簡後，可得到各資料輸入函式為
； ； ；
相應邏輯電路圖如圖7.17(d)所示，只附加一個與非門。顯然，實現給定函式用b、c作為選擇控制變數更簡單。
由上述可見，用n個選擇控制變數的mux實現m個變數(m-n≥2)的函式時，mux的資料輸入函式di一般是2個或2個以上變數的函式。函式di的複雜程度與選擇控制變數的確定相關，只有通過對各種方案的比較，才能從中得到最簡單而且經濟的方案。
?例4 用一片t580雙4路選擇器實現4變數多輸出函式。 函式表示式為
f1(a,b,c,d)=∑m(0,1,5,7,10,13,15)?
f2(a,b,c,d)=∑m(8,10,12,13,15)??
解 假定選取函式變數a、b作為mux的選擇控制變數a1、a0 ，可作出f1、f2的卡諾圖如圖7.18所示。
圖7.18 di的卡諾圖合併情況
圖中，di對應的子卡諾圖即為卡諾圖的各列。若令t580的1w=f1，2w=f2，則化簡後可得
； ； ；
； ； ；
實現函式f1和f2的電路圖如圖7.19所示。
圖7.19 邏輯電路圖
?二.多路分配器?
多路分配器(demultiplexer)又稱資料分配器，常用demux表示。多路分配器的結構與多路選擇器正好相反，它是一種單輸入、多輸出組合邏輯部件，由選擇控制變數決定輸入從哪一路輸出。圖7.
20所示為4路分配器的邏輯符號。
圖7.20 四路資料分配器的邏輯符號
圖中，d為資料輸入端，a1、a0為選擇控制輸入端，f0～f3為資料輸出端。其功能表如表7.5所示。?
表7.5 四路分配器功能表
a1 a0
f0 f1 f2 f3
0 0
0 1
1 0
1 1
d 0 0 0
0 d 0 0
0 0 d 0
0 0 0 d
由功能表可知，4路分配器的輸出表示式為?；
；式中，mi(i=0～3)是選擇控制變數的4個最小項。?
多路分配器常與多路選擇器聯用，以實現多通道資料分時傳送。通常在傳送端由mux將各路資料分時送上公共傳輸線(匯流排)，接收端再由demux將公共線上的資料適時分配到相應的輸出端。圖7.
21所示是利用一根資料傳輸線分時傳送8路資料的示意圖，在公共選擇控制變數 abc的控制下，實現di-fi的傳送(i=0～7)。
圖7.21 8路資料傳輸示意圖
以上對幾種最常用的msi組合邏輯電路進行了介紹，在邏輯設計時可以靈活使用這些電路實現各種邏輯功能。
?例5 用8路選擇器和3-8線譯碼器構造一個3位二進位制數等值比較器。
?解 設比較的兩個3位二進位制數分別為abc和xyz，將譯碼器和多路選擇器按圖 7.22所示進行連線，即可實現abc和xyz的等值比較。
圖7.22 比較器邏輯電路圖
從圖7.22可知，若abc=xyz，則多路選擇器的輸出f=0，否則f=1。例如，當abc=010時，譯碼器輸出y2=0 ，其餘均為1。
若多路選擇器選擇控制變數xyz=abc=010，則選通d2送至輸出端f，由於d2=y2=0,故f=0；若xyz≠010，則多路選擇器會選擇d2之外的其他資料輸入送至輸出端f，由於與其餘資料輸入端相連的譯碼器輸出均為1，故f為1。
演示如下：
用類似方法，採用合適的譯碼器和多路選擇器可構成多位二進位制數比較器。
已知英文字母m的ascii碼值為6DH,那麼ASCII碼值為
1 先說下概念 6dh 和70h代表的是十六進位制數表示，逢16進1的那種 2 ascii表是全世界計算機交流的通用編碼格式，相當於國內各民族說普通話 3 這個ascii值和十進位制之間的轉換是靠記的，但並不一定要記那麼多。只需要清楚數字的起始位置，大小寫字母的起是位置就差不多了。ascii碼值為7...
已知英文字母m的ASCII碼值為6DH，那麼ASCII碼值為71H的英文字母是
ascii碼值為71 十六進位制 的英文字母是 q ascii碼中小寫英文字母是連續表，71 十六進位制 在6d 十六進位制 的後面第4位，因此ascii碼值為71 十六進位制 的英文字母也在 m 的後面第4位，即 q ascii 碼使用指定的7位或8位二進位制陣列合來表示128或256種可能的字元...
ascii碼為0的符號是什麼
ascii碼為0符合是nul null 0 31和127 共 為控制字元或通訊專用字元 其餘為可顯示字元 如控制字元 lf 換行 cr 回車 ff 換頁 del 刪除 bs 退格 bel 環 等。用於通訊的特殊字元 soh 文字頭 eot 文字尾 ack 確認 等。ascii值8 9 10和13分別...