TTL閘電路的兩個問題，電路中電阻的疑惑

1樓：匿名使用者

1、第一個圖，這個電阻加得沒有價值，邏輯關係不會隨著這部分變化而變化。

版2、b的接法是工程權上用的接法，有一定實用價值。

從數位電路角度來說，數字邏輯y的值只與a、b兩個輸入電壓（高電平或者低電平）有關，邏輯關係是確定的。

但在工程上，任何一個io口承受的電流強度都很有限，加入在一個數字邏輯ic的輸入端加5v電壓，同時電流強度加得比較高比如1a，從理論上來說，還是按照原邏輯進行運算，但實際上根本不會出來理論計算的結果，因為ic早就因為輸入電流過大而被燒燬了。

10k在這裡是起限流作用，它對輸入電壓影響極小，但對安全使用，作用很大。

2樓：匿名使用者

閘電路的輸入阻抗都是很高的，串接一個10k歐的電阻不會影響輸入訊號的邏輯電平專性質。但是如果通過10k歐的屬電阻把閘電路的輸入端接地了，那就相當於把一個輸入電平固定為低電平了，對於或非門沒有影響，對於與非門就會使其輸出恆定為邏輯「1」（高電平）。

3樓：匿名使用者

首先，你這個圖存在很多問題，既然是2個輸入端的或非門，那為什麼第一個回圖除了a和答b之外還有第三個腳接了一個10k的電阻？？還有，就算你是畫錯了，你把10k的電阻接到b那裡去的話輸入和輸出的關係也是不變的。

邏輯閘電路輸入端接電阻問題

4樓：

ttl邏輯閘輸入端通過小電阻入地，相當於接低電平；

通過大電阻入地，相當於回

接高電平；

如果接在vcc上，無論是直接相連、通過小電阻、通過大電阻，都是輸入的高電平；

大電阻指的是大於「開門電阻」，小電阻指的是小於「關門電阻」。

oc門的輸出相「線與」，兩個oc門的輸出只要有一個為0，則輸出就是0，否則為1.

解釋：oc 指的是開集電極輸出，npn三極體發射極接地，從集電極輸出。顯然如果三極體開通，則集電極為0；如答果不開通，集電極懸空的話，既不是1也不是0，所以往往要通過外接電阻連到vcc,

兩oc門三極體集電極連在一起，又通過電阻接到vcc,當然是只要一個開通，輸出就是0

沒有畫圖，因為上傳**很可能不能提交，見諒。

望採納。

5樓：匿名使用者

輸入端接ucc是高電平，接地是低電平。

ttl 閘電路輸入端分別接大電阻接地，小電阻接地，或空接，輸入的是什麼電平？？？跟是什麼型別的閘電路... 30

6樓：心靜則思明

可參考數電中 ttl整合線路輸入端負載特性。

簡要說：r>2.5k歐輸入相當於1；r<0.7k歐輸入相當於0；r在這兩者之間，一般不允許。